Foboot项目开发指南：FPGA固件快速调试技巧

项目背景与挑战

Foboot是一个运行在FPGA比特流中的引导加载程序。在开发过程中，开发者面临两个主要技术挑战：

1. FPGA比特流构建过程耗时较长
2. 比特流结构脆弱，修改后需要完整重建

这些特性使得快速迭代开发变得困难。本文将详细介绍两种高效的开发调试方法，帮助开发者提升开发效率。

解决方案概述

针对上述挑战，Foboot项目提供了两种解决方案：

1. SPI闪存执行(XIP)：将Foboot存储在SPI闪存中执行
2. 程序ROM替换：在加载比特流前替换程序ROM

对于使用EVT开发板和fomu-flash工具的开发场景，推荐使用程序ROM替换方法。

ROM替换技术详解

基本原理

在FPGA综合过程中，程序ROM通过$readmemh()指令加载。由于综合过程的随机性，比特流文件中的位映射与软核处理器看到的映射存在很大差异。

通过分析发现，这种映射存在一定规律性。利用启发式方法可以创建映射关系并进行位替换。为了确保替换正确性，ROM中应填充随机数据而非全零，因为全零数据无法验证替换的正确性。

工具支持

实现ROM替换的主要工具包括：

1. icebram：来自Icestorm项目的工具
2. fomu-flash：内置ROM补丁功能的实用工具

fomu-flash工具采用预定义的"随机"模式，当前要求ROM大小为8192字节。该工具的补丁过程非常高效。

实践指南

构建随机ROM的Foboot

使用以下命令构建包含随机ROM的Foboot比特流：

python3 ./foboot-bitstream.py --boot-source rand --revision evt

生成的比特流位于build/gateware/top.bin，这是一个功能完整但无实际功能的比特流，需要后续添加ROM内容。

单独构建Foboot软件

Foboot软件通常作为硬件构建过程的一部分。如需单独构建：

1. 进入sw/目录
2. 执行make命令
3. 生成的关键文件是foboot.bin

注意：如果修改了硬件部分的主要组件，需要从hw/build/software/include/generated/复制CSR头文件到sw/include/generated/。

使用fomu-flash补丁ROM

执行以下命令完成ROM补丁和新比特流加载：

fomu-flash -f hw/build/gateware/top.bin -l sw/foboot.bin

该命令将重置Fomu设备，补丁比特流，并将新比特流加载到FPGA中。

使用icebram补丁ROM

icebram工具需要特定格式的输入文件，操作流程如下：

1. 转换foboot.bin为hex格式（使用提供的Python脚本）
2. 生成填充的random.hex文件：

python3 ./foboot-bitstream.py --export-random-rom-file random.hex --revision evt

3. 执行补丁脚本：

icepack -u ~/top.bin | icebram random.hex foboot.hex | icepack - top-patched.bin

最终生成可写入的top-patched.bin文件。

测试方法

Foboot项目支持单元测试，执行命令如下：

python3 lxbuildenv.py -r -m unittest -v valentyusb.usbcore.cpu.epfifo_test.TestPerEndpointFifoInterface

注意：由于litex模拟中CSR和事件处理的问题，目前部分测试可能无法正常运行。

技术要点总结

1. ROM替换技术大幅缩短开发调试周期
2. 两种补丁方法各有优势，开发者可根据场景选择
3. 构建过程需要注意硬件和软件的版本匹配
4. 测试框架为功能验证提供支持

通过掌握这些技术，开发者可以显著提升Foboot项目的开发效率，实现快速迭代和验证。