探索微码化压缩指令的未来：Minimax RISC-V CPU

项目介绍

Minimax 是一款创新性的 RISC-V 处理器实现，它的设计思路与众不同，以压缩指令（RVC）为中心，而不是作为传统32位指令集的附加选项。这款处理器旨在探索一个专为RVC优化的设计是否能比带有预解码器的普通RV32I核心更简单，并且在实际应用中更具优势。

项目技术分析

Minimax 的核心特性是直接执行 RVC 指令，在单个时钟周期内完成，除了分支指令会有2个时钟周期的“取向”延迟。所有不便于直接执行的 RV32I 指令则通过微码层进行模拟。这种设计区别于其他支持 RVC 的 RISC-V 核心，因为它真正地为压缩指令进行了优化，而非仅将其作为一种补充。

关键的技术亮点包括：

1. 2端口寄存器文件：由于RVC指令只有1个读取和1个源寄存器字段，这使得它能够与单个RAM64X1D完美匹配，实现了1时钟周期每指令(CPI)的性能。
2. 简化16位指令路径：采用修改后的哈佛架构，拥有独立的16位指令总线，消除了32位指令跨两个32位字节的问题。

应用场景

Minimax 的设计适用于对代码密度有高要求的场合，例如嵌入式系统和资源受限的应用。随着编译器如GCC和LLVM学习如何为尺寸优化而优先选择RVC指令，Minimax 可以在适当的编译设置下展现出出色的性能，同时利用其微编码ROM来平衡成本。这对于需要高效能并希望节省存储空间的项目来说，是一个理想的选择。

项目特点

• 高性能：在经过适当优化的编译器设置下，Minimax 可提供优于传统 RISC-V 实现的速度。
• 高代码密度：RVC 指令可使代码大小几乎翻倍，抵消了微码ROM的成本。
• 资源效率：即使与其他 RV32I 和 RVC 兼容的核心相比，Minimax 在FPGA上的资源占用也是竞争力的。
• 灵活性：扩展指令集允许在微码模式下执行非标准指令，增强了功能和灵活性。

性能指标

Minimax 在Arty A7 FPGA上实现了100MHz的运行频率，并能在有限的逻辑资源（LUTs 和 Flip-flops）下运行，显示出其高效的空间利用率。

使用方法

要测试和构建 Minimax，只需按照项目中的指示操作，包括运行测试套件以验证其功能和性能。

总的来说，Minimax 提供了一个独特的视角，挑战了我们对于RISC-V处理器常规设计的理解。对于那些寻求创新解决方案、追求小型化且性能卓越的RISC-V实现的人来说，这是一个值得尝试的开源项目。无论是用于学术研究还是实际工程应用，Minimax 都可能打开一扇新的大门，引领我们进入压缩指令处理的新时代。