NEORV32项目中的SPI Flash写保护引脚处理方案

背景介绍

在嵌入式系统开发中，SPI Flash存储器常用于存储FPGA配置数据和应用程序代码。NEORV32作为一个开源RISC-V处理器项目，其Bootloader需要与SPI Flash进行交互以实现固件更新功能。然而，在实际应用中，SPI Flash的写保护(WP)引脚处理不当会导致写入失败的问题。

问题分析

在Tang Nano 20K开发板上使用NEORV32时，开发者发现Bootloader无法正确保存应用程序到SPI Flash中。经过排查，问题根源在于SPI Flash的写保护引脚(WP)未被正确处理。该引脚为低电平有效，开发板上虽然有上拉电阻，但当FPGA引脚未被使用时，信号仍可能被拉低，导致Flash处于写保护状态。

解决方案探索

方案一：GPIO控制WP引脚

最初尝试在Bootloader代码中通过GPIO显式控制WP引脚，虽然解决了问题，但会导致Bootloader代码超过4KB ROM限制。这种方法虽然可行，但不够优雅且占用额外资源。

方案二：硬件直接连接

尝试在VHDL顶层文件中将WP引脚硬连接至高电平，结果发现这会干扰FPGA的编程过程，导致比特流损坏。这表明直接硬件连接在某些FPGA平台上存在风险。

方案三：利用处理器复位信号

最终采用的解决方案是利用NEORV32处理器的看门狗复位输出信号(rstn_wdt_o)来控制WP引脚。通过简单的逻辑连接：

mspi_wp <= '1' when rstn_wdt_o = '1' else '0';

这种方法既保证了WP引脚在配置阶段不被干扰，又能在处理器正常运行后解除写保护状态。

技术要点

1. SPI Flash写保护机制：WP引脚低电平时禁止写入操作，防止意外修改Flash内容。

2. FPGA配置阶段引脚状态：FPGA在配置阶段对未使用引脚的处理方式可能影响外设功能。

3. NEORV32复位信号特性：看门狗复位输出信号(rstn_wdt_o)在配置阶段为高阻态，配置完成后根据处理器状态变化。

实际应用建议

对于需要在NEORV32项目中处理SPI Flash写保护的设计者，建议：

1. 优先考虑使用处理器复位信号控制WP引脚的方法
2. 在设计初期验证WP引脚的实际电平状态
3. 对于不同开发板，可能需要根据具体硬件调整连接方式
4. 在无法使用复位信号的场合，可考虑精简Bootloader代码以容纳GPIO控制逻辑

总结

NEORV32项目中SPI Flash写保护引脚的处理展示了嵌入式系统开发中硬件与软件协同设计的重要性。通过合理利用处理器现有信号资源，既解决了功能性问题，又避免了资源浪费和潜在风险。这一经验也可推广到其他类似嵌入式系统的设计中。