Cocotb与Verilator联合仿真中FST波形生成问题解析

问题背景

在数字电路仿真领域，Cocotb作为一款流行的Python测试框架，常与Verilator等仿真器配合使用。近期有用户反馈在使用Cocotb 1.9.0与Verilator 5.027进行联合仿真时，遇到了无法生成FST格式波形文件的问题，而VCD格式的波形生成则工作正常。

现象描述

当用户尝试通过Cocotb和Verilator生成FST格式波形时，仿真过程会异常终止，并出现断言错误：

Assertion failed: (hierarchicalName.rfind(' ') != std::string::npos)

错误发生在Verilator的verilated_fst_c.cpp文件的第169行。值得注意的是，同样的设计在使用纯SystemVerilog测试平台时，FST波形生成功能正常。

技术分析

FST与VCD格式对比

FST(快速信号跟踪)是一种比传统VCD更高效的波形格式，具有更好的压缩率和更快的读写速度。Verilator通过--trace-fst选项支持这种格式。

问题根源

深入分析发现，问题源于Verilator对信号层次名称处理的假设。在Cocotb环境下，顶层信号(如时钟信号"clk")的层次名称中不包含空格，而Verilator的FST写入代码错误地假设所有层次名称都至少包含一个空格字符。

影响范围

此问题会影响所有使用Cocotb与Verilator进行仿真并尝试生成FST波形的用户，特别是在以下情况：

1. 使用较新版本的Verilator(5.027及以上)
2. 启用了--trace-fst选项
3. 仿真顶层模块的直接信号(无层次结构)

解决方案

Verilator开发团队已经修复了这个问题。修复方案包括：

1. 移除了对层次名称必须包含空格的错误假设
2. 改进了对顶层信号名称的处理逻辑
3. 增强了代码的健壮性以应对各种信号命名情况

验证结果

用户确认在应用修复后，Cocotb与Verilator联合仿真能够正常生成FST格式波形文件。测试环境包括：

• macOS 14.5系统
• Python 3.12.4
• Verilator 5.027及以上版本
• Cocotb 1.9.0

最佳实践建议

对于需要使用FST波形的用户，建议：

1. 确保使用已修复此问题的Verilator版本
2. 在Makefile中正确设置仿真选项：

   VERILATOR_ARGS += --trace --trace-fst --trace-structs
   

3. 定期更新工具链以获取最新修复和改进

总结

此次问题展示了工具链集成中可能出现的边界情况。通过社区协作和及时反馈，这类问题能够得到快速解决。对于数字验证工程师而言，理解波形生成机制和工具交互原理，有助于快速定位和解决类似问题。