Vivado RISC-V 项目使用教程

1. 项目的目录结构及介绍

Vivado RISC-V 项目是一个为 FPGA 开发的 RISC-V SoC，支持 Debian Linux 发行版。项目的目录结构如下：

• bare-metal: 包含裸机程序和 Coremark CPU 基准测试程序。
• board: 包含针对不同开发板的配置文件和启动脚本。
• bootrom: 包含引导 ROM 的源代码。
• docker: 包含 Docker 相关的配置文件和脚本。
• docs: 包含项目文档。
• ethernet: 包含以太网控制器相关的 Verilog 代码。
• generators: 包含用于生成不同配置的 SoC 的脚本和代码。
• linux-stable: 包含稳定版的 Linux 内核源代码。
• opensbi: 包含 OpenSBI 的源代码。
• patches: 包含 Linux 内核的补丁。
• project: 包含项目相关的 SBT 配置文件。
• qemu: 包含用于在 QEMU 模拟器中运行 Debian Linux 的脚本。
• rocket-chip: 包含 Rocket Chip 的源代码。
• sdc: 包含 SD 卡控制器的 HDL 代码。
• src: 包含项目的主要 Scala 源代码。
• u-boot: 包含 U-Boot 的源代码。
• uart: 包含 UART 控制器的 HDL 代码。
• vhdl-wrapper: 包含用于将 Verilog HDL 包装成 VHDL 的代码。
• .gitignore: 包含 Git 忽略文件列表。
• .gitmodules: 包含子模块信息。
• LICENSE.md: 包含项目许可证信息。
• Makefile: 包含项目构建规则。
• README.md: 包含项目简介和使用说明。
• build.sbt: 包含项目构建的 SBT 配置。
• mk-sd-card: 包含用于创建启动 SD 卡的脚本。
• mk-sd-image: 包含用于创建 Debian Linux 镜像的脚本。
• mk-srams: 包含用于解决 Vivado 无法推断 Block RAM 问题的脚本。
• sbt-launch.jar: 包含 SBT 启动器 JAR 文件。
• vivado.tcl: 包含用于 Vivado 的 Tcl 脚本。

2. 项目的启动文件介绍

项目的启动文件主要是 Makefile，它是构建项目的主要入口。以下是 Makefile 文件中的几个关键部分：

• apt-install: 安装构建项目所需的依赖包。
• update-submodules: 更新项目的子模块。
• bitstream: 构建并生成 FPGA 位流文件。
• flash: 烧录位流文件到 FPGA 的闪存中。

例如，构建针对 Nexys Video 开发板的 FPGA 位流文件，可以使用以下命令：

make CONFIG=rocket64b2 BOARD=nexys-video bitstream

3. 项目的配置文件介绍

项目的配置文件主要用于定义不同的构建配置和开发板参数。以下是一些重要的配置文件：

• rocket.scala: 包含用于配置 RISC-V SoC 的 Scala 代码。
• vivado.tcl: 包含用于配置 Vivado 项目和生成位流文件的 Tcl 脚本。

配置文件允许用户自定义 SoC 的核心数量、缓存大小、内存总线宽度等参数。例如，以下命令用于配置一个具有 2 个核心和 512KB L2 缓存的 SoC：

make CONFIG=rocket64b2l2 BOARD=nexys-video bitstream

通过修改配置文件，用户可以根据自己的需求调整项目配置，以满足不同的硬件和软件要求。