FPGA数据采集传输系统

简介

本项目是一个基于Verilog语言的FPGA数据采集传输系统。该系统包含了DAC数模转换、ADC采集、FIFO存储器、UART串口发送等关键部分。通过本系统，可以实现128点连续AD采集，并且可以通过修改FIFO存储器的深度以及adc_fifo.v和fifo_uart_tx.v两个模块中的计数器来改变采集的点数。系统还提供了一个Start端口，可以连接按键，实现一键采样，全程自动采样并通过串口发送采集到的数据。

功能特点

• DAC数模转换：实现数字信号到模拟信号的转换。
• ADC采集：实现模拟信号到数字信号的转换，支持128点连续采集。
• FIFO存储器：用于存储采集到的数据，可通过修改深度来调整采集点数。
• UART串口发送：将采集到的数据通过串口发送出去。
• 一键采样：通过Start端口连接按键，实现一键启动采样。
• 仿真文件：提供整套系统的仿真文件，可通过Modelsim进行仿真。

使用方法

1. 修改采集点数：

   • 修改FIFO存储器的深度。
   • 修改adc_fifo.v和fifo_uart_tx.v两个模块中的计数器。

2. 一键采样：

   • 将Start端口连接到按键，按下按键即可启动采样。

3. 仿真：

   • 使用Modelsim加载仿真文件进行系统仿真。

相关文章

本工程的代码讲解对应《FPGA学习笔记》专栏下的《数据采集传输系统设计》系列文章，详细介绍了系统的设计思路和实现细节。

贡献

欢迎各位开发者贡献代码，提出改进建议，共同完善本项目。

许可证

本项目采用MIT许可证，允许自由使用和修改代码，但需保留原作者的版权声明。

---

希望本项目能帮助你更好地理解和应用FPGA数据采集传输系统。如有任何问题，请随时联系我们。