Yosys优化过程中DFF常量输入未被替换的问题分析

问题背景

在使用Yosys 0.34+43版本对基于sky130工艺的RV32I CPU核心进行综合时，发现一个关于时序逻辑优化的特殊现象。设计中有三个DFF（D触发器）的输入端口被固定为1'h0，理论上这些DFF可以被优化为常量驱动，但在实际综合流程中它们被保留了下来。

问题现象分析

在标准综合流程中，Yosys通常能够识别并优化具有常量输入的时序元件。具体到本案例：

1. 设计中有三个sky130_fd_sc_hd__dfxtp_1类型的DFF，其输入被固定为逻辑0
2. ABC优化阶段确实产生了三个_const0_单元，表明优化器识别到了这些常量条件
3. 但最终的网表中这些DFF仍然保留，未被替换为常量驱动

技术原理探究

经过深入分析，发现问题根源在于Yosys优化流程的顺序问题：

1. DFF映射时机不当：在调用dfflibmap将内部DFF映射到工艺库单元后，后续的opt_dff优化步骤无法识别这些工艺特定的DFF单元类型，导致优化机会被错过

2. ABC优化特性：ABC工具虽然能进行常量传播，但它主要关注组合逻辑优化，对时序元件的优化能力有限

解决方案

通过调整优化流程顺序，可以解决这个问题：

1. 先进行ABC优化：在映射到工艺DFF之前，先使用ABC对内部通用DFF进行优化
2. 后执行DFF映射：在组合逻辑优化完成后再将DFF映射到工艺库单元
3. 增加优化步骤：在关键节点插入额外的优化命令确保充分优化

优化后的脚本关键部分如下：

# 初始读取和层次化处理
read_liberty -lib sky130_fd_sc_hd__tt_025C_1v80.lib
read_verilog riscv_pipelined_Final.v
hierarchy -check -top riscv_core

# 综合和初步优化
synth -top riscv_core -flatten
opt
stat

# 在映射前进行ABC优化
abc
opt
opt_clean -purge
stat

# 最后进行DFF工艺映射
dfflibmap -liberty sky130_fd_sc_hd__tt_025C_1v80.lib

# 最终优化和输出
abc -liberty sky130_fd_sc_hd__tt_025C_1v80.lib -script +strash;scorr;ifraig;retime,{D};strash;dch,-f;map,-M,1,{D}
setundef -undriven -init -zero
opt
opt_clean -purge
rename -enumerate
stat
write_verilog -noattr riscv_pipelined_Final_netlist.v

相关技巧：防止特定代码被优化

在硬件设计中，有时需要保留特定的结构不被优化。Yosys提供了(* keep *)属性来实现这一目的：

(* keep *)
wire [31:0] instrs [0:12-1];
assign instrs[0] = {7'b0000000, 5'd0, 5'd0, 3'b000, 5'd10, 7'b0110011};
// 其他赋值语句...

需要注意：

1. keep属性作用于特定的信号声明，而非代码块
2. 它保证信号本身不被优化掉，但输入逻辑仍可能被优化
3. 对于需要完全保留的电路结构，需要对所有相关信号添加该属性

总结

本文分析了Yosys在优化具有常量输入的DFF时遇到的问题，并提供了解决方案。关键在于理解工具优化流程的顺序敏感性，以及如何通过调整命令顺序来获得最佳优化效果。同时介绍了使用keep属性保护特定设计结构的方法，为复杂数字电路的综合提供了实用技巧。