Arduino-Pico项目中I2S接口的LRCK时钟边沿对齐问题分析

引言

在嵌入式音频开发中，I2S(Inter-IC Sound)总线是常用的数字音频接口标准。本文将深入分析Arduino-Pico项目中I2S接口在输入和输出模式下LRCK(左右声道时钟)与BCK(位时钟)边沿对齐不一致的问题，以及其解决方案。

问题背景

在Arduino-Pico项目中，开发者发现当使用RP2350芯片配置两个独立的I2S引擎(一个输入、一个输出)时，LRCK信号的边沿对齐行为存在差异：

• 输出模式下：LRCK边沿与BCK的下降沿对齐
• 输入模式下：LRCK边沿与BCK的上升沿对齐

这种不一致性可能导致某些ADC芯片(如PCM1808、PCM1820)工作异常，因为这些芯片期望LRCK在BCK的下降沿变化。

技术分析

I2S时序要求

标准I2S协议规定：

• LRCK用于指示当前传输的是左声道还是右声道数据
• BCK是位时钟，用于同步每个数据位的传输
• 数据通常在BCK的下降沿采样

某些ADC芯片(如PCM1808)对时序有严格要求，LRCK变化必须在BCK下降沿附近特定时间窗口内(如50ns前到10ns后)，否则可能导致数据采样错误。

PIO代码实现分析

原始输入模式的PIO汇编代码实现如下：

mov x, y            side 0
in pins, 1          side 1
jmp x--, 1          side 0
in pins, 1          side 1
mov x, y            side 2
in pins, 1          side 3
jmp x--, 5          side 2
in pins, 1          side 3

这段代码导致LRCK在BCK上升沿变化，不符合某些ADC芯片的时序要求。

解决方案

通过修改PIO汇编代码，将LRCK边沿对齐到BCK的下降沿：

mov x, y            side 0
in pins, 1          side 1
jmp x--, 1          side 0
in pins, 1          side 1
mov x, y            side 2
in pins, 1          side 3
jmp x--, 5          side 2
in pins, 1          side 3

修改后的代码行为：

• 从步骤3到步骤4：WCLK(bit 1)从0变为1，同时BCLK(bit 0)从1变为0
• 从步骤7到步骤0：WCLK从1变为0，同时BCLK从1变为0

测试验证

修改后的代码在多种ADC芯片上进行了测试：

1. PCM1820：工作正常，满足时序要求
2. PCM3060：初始测试显示仍有问题，但后续确认是测试环境问题，最终验证工作正常

测试结果显示，修改后的时序完全符合标准I2S协议要求，LRCK在BCK下降沿变化。

其他注意事项

在测试过程中还发现：

1. 系统时钟分频问题：当BCLK不是系统时钟的精确分频时，会出现约7ns的时钟抖动。可以通过setSysClk方法优化时钟匹配。
2. 左右声道相位差异：存在约7ns的左右声道BCLK上升沿时间差，虽然不影响数据采样，但可能影响某些芯片的PLL性能。

结论

通过对Arduino-Pico项目I2S输入模式PIO代码的修改，成功解决了LRCK与BCK边沿对齐不一致的问题。这一修改使得I2S接口行为更加符合标准协议要求，能够兼容更多类型的ADC芯片。开发者在使用时应注意：

1. 确保使用最新版本的库文件
2. 对于特定ADC芯片，仍需验证其时序要求
3. 必要时使用setSysClk优化时钟分频

这一问题的解决体现了开源社区协作的优势，通过开发者之间的交流和测试，共同完善了项目功能。