Verilator 5.031版本中结构体数组初始化语法兼容性问题分析

在Verilator硬件仿真工具从5.028版本升级到5.031版本的过程中，用户发现了一个与SystemVerilog语法兼容性相关的重要问题。该问题涉及结构体数组的初始化语法，特别是在AXI-Lite总线接口代码生成场景下的应用。

问题现象

当用户使用PeakRDL工具生成的寄存器代码时，Verilator 5.031版本会报告内部错误。错误发生在处理结构体数组初始化语法时，具体表现为对结构体数组成员的非阻塞赋值语句无法正确解析。

典型的问题代码示例如下：

struct {
    logic is_wr;
    logic err;
    logic [31:0] rdata;
} axil_resp_buffer[2];

always_ff @(posedge clk) begin
    if(rst) begin
        for(int i=0; i<2; i++) begin
            axil_resp_buffer[i].is_wr <= '0;  // 此处触发错误
            axil_resp_buffer[i].err <= '0;
            axil_resp_buffer[i].rdata <= '0;

Verilator 5.031会报告"Malformed LHS in NBA"错误，表明在非阻塞赋值(NBA)中遇到了不合法的左值表达式。

技术背景

这个问题实际上反映了Verilator内部对SystemVerilog语法树处理方式的改变。在5.028版本中，这种结构体数组成员赋值可能通过某种"巧合"方式工作，而5.031版本引入了更严格的语法检查。

特别值得注意的是：

1. 结构体数组在硬件描述语言中是合法且常用的语法
2. 非阻塞赋值是时序逻辑中的标准写法
3. 这种写法在综合工具和其他仿真工具中通常都能正确识别

影响范围

该问题主要影响：

1. 使用PeakRDL等工具自动生成的寄存器代码
2. 包含结构体数组初始化的设计
3. 特别是AXI-Lite等总线接口的实现代码

解决方案

Verilator开发团队已经确认这是一个由于V3Delayed模块重构引入的问题。在之前的版本中，可能使用了整个数组的影子变量来实现这种赋值，虽然能工作但效率较低。

对于用户而言，可以采取以下临时解决方案：

1. 暂时回退到5.028版本
2. 修改代码生成模板，避免直接对结构体数组成员进行非阻塞赋值
3. 等待包含修复的新版本发布

最佳实践建议

为避免类似问题，建议：

1. 在大型项目中保持Verilator版本的稳定性
2. 对新版本进行充分的回归测试
3. 考虑将自动生成的代码通过后处理步骤进行标准化
4. 在关键路径代码中避免过于复杂的结构体嵌套和数组操作

这个问题也提醒我们，在硬件设计中使用高级SystemVerilog特性时，需要关注工具链的兼容性情况，特别是在自动化代码生成场景下。