LiteX项目使用教程

1. 项目介绍

LiteX是一个用于创建FPGA核心/SoC的框架，旨在提供便捷高效的基础设施。它支持多种总线和流接口（如Wishbone、AXI、Avalon-ST），并集成了多种简单和复杂的硬件核心（如RAM、ROM、Timer、UART、JTAG等）。LiteX还支持多种CPU和ISA（如RISC-V、OpenRISC、LM32、Zynq、X86等），并具备强大的调试基础设施和快速仿真能力。

LiteX的设计目标是简化FPGA核心/SoC的创建过程，提供更好的可移植性和灵活性。通过结合LiteX与生态系统中的核心，创建复杂的SoC变得更加容易。

2. 项目快速启动

安装依赖

首先，确保你已经安装了Python 3.6+以及FPGA厂商的开发工具或Verilator。

安装LiteX和相关核心

$ wget https://raw.githubusercontent.com/enjoy-digital/litex/master/litex_setup.py
$ chmod +x litex_setup.py
$ ./litex_setup.py --init --install --user (--user 安装到用户目录) --config=(minimal, standard, full)

更新所有仓库

$ ./litex_setup.py --update

安装RISC-V工具链（可选）

$ pip3 install meson ninja
$ ./litex_setup.py --gcc=riscv

构建目标板

进入litex-boards/litex_boards/targets目录，执行你想要构建的目标。

使用Verilator进行测试（无需FPGA板）

在Linux（Ubuntu）上：

$ sudo apt install libevent-dev libjson-c-dev verilator

3. 应用案例和最佳实践

案例1：多核Linux Capable SoC

LiteX支持创建多核Linux Capable SoC，基于VexRiscv-SMP CPU、LiteDRAM和LiteSATA，运行在廉价的Acorn CLE215+ Mining Board上。

案例2：自定义PCIe SDI Capture/Playback板

使用LitePCIe和LiteX构建的自定义PCIe SDI Capture/Playback板，允许对SDI流进行完全控制，并实现非常低的延迟。

案例3：替代SDS1104X-E Scope的固件/门控

LiteX还被用于替代SDS1104X-E Scope的固件/门控，提供更强大的功能和性能。

4. 典型生态项目

LiteX-Boards

支持多种开发板，提供板级支持。

LiteDRAM

提供动态随机存取存储器（DRAM）支持。

LiteEth

提供以太网支持。

LitePCIe

提供PCIe支持。

LiteSATA

提供SATA支持。

LiteSDCard

提供SD卡支持。

LiteICLink

提供芯片间通信支持。

LiteJESD204B

提供JESD204B支持。

LiteSPI

提供SPI/SPI-Flash支持。

LiteScope

提供逻辑分析仪支持。

通过这些生态项目，LiteX能够构建出功能强大且灵活的FPGA系统。