CIRCT项目firtool-1.116.0版本发布：硬件编译工具链的重要更新

CIRCT（Circuit IR Compilers and Tools）是一个开源的硬件编译器基础设施项目，旨在为硬件设计提供现代化的编译器工具链。作为LLVM生态系统的一部分，CIRCT项目通过MLIR框架为硬件设计提供了强大的中间表示和优化能力。本次发布的firtool-1.116.0版本带来了多项重要改进和新功能，特别是在RTG（Register Transfer Graph）支持、Calyx发射器优化以及组合逻辑优化等方面有显著进展。

RTG功能扩展与增强

本次版本在RTG（Register Transfer Graph）功能方面进行了多项重要扩展。RTG作为一种中间表示形式，能够有效地描述硬件设计中的数据流和控制流。新版本增加了对数组注入和大小操作的支持，这使得RTG能够更好地处理数组类型的数据结构。同时，新增的元组操作支持为复杂数据结构处理提供了更灵活的表达能力。

特别值得注意的是，新版本引入了笛卡尔积集合操作(set_cartesian_product)以及集合与包(bag)之间的转换操作(set_convert_to_bag和bag_convert_to_set)。这些操作扩展了RTG在集合处理方面的能力，为高级硬件设计模式提供了更好的支持。在纯操作折叠支持方面也有所增强，这有助于优化阶段的效率提升。

Calyx发射器改进

Calyx作为一种中间硬件表示语言，在本版本中得到了多项改进。发射器现在能够正确处理负整数、无限大和NaN浮点数值，将它们作为位向量发射，这提高了数值处理的准确性和兼容性。对于Calyx流程，新增了顶层函数选项(top-level-function)，为用户提供了更灵活的控制方式。

此外，当JSON数据为空时，SCF到Calyx的转换现在不会写入文件，这一改进避免了不必要的文件操作，提升了工具链的整体效率。

组合逻辑优化与分析

组合逻辑(Comb)部分在本版本中获得了重要的优化和分析能力增强。新增的区间范围分析(Interval Range Analysis)和组合逻辑优化窄化传递(Comb Opt Narrowing pass)为组合逻辑电路提供了更精确的分析和优化手段。这些改进可以帮助设计者更好地理解和优化他们的组合逻辑电路，特别是在位宽优化方面。

其他重要改进

在Arc模块中，对arc.state的摘要描述进行了优化，使其更加清晰易懂。同时，SplitLoops中的ImportedValue的isInput属性现在明确为布尔类型，提高了代码的明确性和类型安全性。

Moore模块新增了字符串比较操作(moore.string_cmp)，扩展了SystemVerilog支持的功能范围。在OM(Open Model)模块中，改进了ListConcatOp评估器对嵌套列表的处理能力，确保了每个子列表都能被正确完成评估。

在FIRRTL处理方面，修正了LowerXMR过程中不应剥离层(layers)的问题，保持了设计层次结构的完整性。同时修复了默认层专业化的文档问题，提高了工具的使用体验。

总结

firtool-1.116.0版本的发布标志着CIRCT项目在硬件编译器工具链方面的持续进步。从RTG功能的丰富到Calyx发射器的完善，从组合逻辑分析的增强到各种细节问题的修复，这一版本为硬件设计者提供了更强大、更稳定的工具支持。这些改进不仅提升了工具链的功能性，也增强了其在复杂硬件设计场景中的适用性和可靠性。