Chipyard项目中自定义复位向量与Hart ID的端口引出方法

概述

在基于RISC-V的SoC设计中，复位向量和Hart ID是两个关键的系统参数。本文详细介绍如何在Chipyard框架中将这些信号从DigitalTop模块引出，实现更灵活的SoC设计。

技术背景

复位向量(Reset Vector)决定了处理器在复位后开始执行的第一条指令地址，而Hart ID则用于在多核系统中标识不同的处理器核心。在标准Chipyard设计中，这些信号通常由内部模块生成，但在某些应用场景下，我们需要从外部控制这些参数。

实现方法

1. 基本配置修改

首先需要修改基础配置以启用外部复位向量功能：

case object WithExternalResetVectorPort extends Config(
  (site, here, up) => {
    case SubsystemExternalResetVectorKey => true
  }
)

2. 移除BootROM相关配置

由于BootROM需要内部复位向量寄存器，与外部复位向量功能冲突，需要移除相关配置：

• 删除BaseSubsytemConfig中的"case BootROMLocated ***"
• 删除AbstractConfig中的"WithBootROM"、"WithCustomBootPin"、"WithBootAddrReg"和"WithCustomBootPinPlusArg"配置

3. 实现IO绑定器

创建自定义IO绑定器来引出复位向量和Hart ID信号：

class WithExternalHartAndResetVectorPunchthrough extends OverrideIOBinder({
  (system: HasTilesModuleImp) => {
    // Hart ID处理
    val ports = system.tile_hartids.zipWithIndex.map { case (eio, i) => {
      IO(eio.cloneType).suggestName(s"hart_id_$i")} }
    
    // 复位向量处理
    val io_rst_vector_pins_temp = system.reset_vector.zipWithIndex.map { case (dio, i) => {
      IO(dio.cloneType).suggestName(s"reset_vector_$i")} }
    
    // 信号连接
    (ports zip system.tile_hartids).map { case (io1, sysio1) => sysio1 := io1 }
    (io_rst_vector_pins_temp zip system.reset_vector).map { case (io, sysio) => sysio := io }
    
    // 合并输出
    val mylist = io_rst_vector_pins_temp :++ ports
    (mylist.toSeq, Nil)
  }
})

注意事项

1. 信号极性：在Chiptop模块中，这些信号可能会显示为输出并被内部驱动为零，这是正常现象，实际使用时需要根据具体需求调整。

2. 配置选择：使用默认RocketConfig时，这种方法最为直接。对于其他配置可能需要额外调整。

3. 多核系统：在多核系统中，需要为每个核心引出相应的Hart ID信号。

应用场景

这种技术特别适用于以下场景：

1. 需要动态改变处理器启动地址的系统
2. 多核系统中需要灵活配置核心ID的情况
3. 需要与外部引导加载程序配合使用的设计
4. 系统调试和验证环境

总结

通过本文介绍的方法，开发者可以灵活地将复位向量和Hart ID信号从Chipyard设计的DigitalTop模块中引出，为SoC设计提供了更大的灵活性。这种方法虽然需要移除一些标准配置，但在需要外部控制这些关键参数的应用场景中非常有用。

在实际应用中，开发者可以根据具体需求调整实现细节，例如只引出复位向量或Hart ID中的一种，或者修改信号的连接方式。这种灵活性正是Chipyard框架的强大之处。