RISC-V ISA手册中关于Zcb指令在LR/SC序列中的使用规范解析

背景介绍

在RISC-V架构中，LR/SC（Load-Reserved/Store-Conditional）指令对是实现原子操作的关键机制。为了确保LR/SC序列能够保证前向进度（forward progress guarantee），规范对LR和SC指令之间可以执行的指令类型做出了严格限制。

问题核心

近期在RISC-V社区中，关于Zcb扩展指令集中的c.not和c.zext.b等指令是否可以在LR/SC序列中使用引发了讨论。这些指令虽然是压缩形式的"I"指令，但并不属于传统的"C"扩展指令集。

规范解读

根据RISC-V ISA手册当前版本的规定：

• LR/SC序列中只能执行基础"I"指令集中的指令
• 禁止执行的指令包括：加载、存储、向后跳转、已执行的向后分支、JALR、FENCE和SYSTEM指令
• 如果支持"C"扩展，则上述允许的"I"指令的压缩形式也可以使用

技术分析

Zcb扩展引入的c.not和c.zext.b等指令实际上是"I"指令的压缩形式，但它们并不属于传统的"C"扩展。从技术实现角度来看：

1. 这些指令执行简单的逻辑运算，不会影响内存状态
2. 它们不会引入可能导致前向进度保证被破坏的操作
3. 从语义上讲，它们与允许在LR/SC序列中使用的"I"指令具有相同特性

规范修订建议

RISC-V架构审查委员会(ARC)提出了明确的修订建议，将相关条款修改为：

"如果支持Zca扩展，则上述允许的'I'指令的压缩形式也可以使用，包括那些在Zca之外的其他扩展中定义的压缩形式。"

这一修订：

1. 明确将"C"扩展更新为"Zca"扩展
2. 澄清不仅限于Zca扩展中的压缩指令
3. 保持规范的开放性和扩展性

实现影响

这一规范澄清意味着：

1. 编译器可以合法地在LR/SC序列中使用c.not和c.zext.b等指令
2. 硬件实现需要确保这些指令不会破坏前向进度保证
3. 未来任何定义"I"指令压缩形式的新扩展都需要遵守相同的约束

技术考量

值得注意的是，这一决定也隐含了一个重要约束：任何支持Zalrsc的系统如果通过trap-and-emulate方式实现这些压缩指令，将无法保证前向进度。这是因为trap-and-emulate机制本身会执行加载、CSR访问和mret等被禁止的操作。

结论

RISC-V架构审查委员会确认，Zcb扩展中的c.not和c.zext.b等指令可以在LR/SC序列中使用，前提是它们符合原有的前向进度保证条件。这一决定既保持了规范的严谨性，又为编译器优化提供了更多灵活性。相应的规范文本将更新为更准确的表述，以反映这一技术立场。