【亲测免费】 西工大计算机组成与结构基础实验资源

简介

本仓库提供了西北工业大学计算机组成与结构基础实验的相关资源，包括单周期和流水线CPU的Verilog源代码、QuestaSim或Vivado仿真工程，以及详细的实验报告。所有实验均获得满绩成绩，适合作为学习和参考的资料。

内容概述

• Verilog源文件: 包含所有实验的.v源文件，涵盖单周期和流水线CPU的设计与实现。
• 仿真工程: 部分实验提供了QuestaSim或Vivado的仿真工程文件，方便用户进行仿真验证。
• 实验报告: 包含单周期和流水线CPU的实验报告各4份，详细记录了实验过程、设计思路、仿真结果及分析。

使用说明

1. 下载资源: 通过Git克隆本仓库或直接下载压缩包获取所有资源。
2. 查看源代码: 使用文本编辑器或集成开发环境（如VSCode、Vivado等）打开.v源文件，查看和分析CPU设计。
3. 仿真验证: 如有仿真工程文件，可使用QuestaSim或Vivado进行仿真，验证设计的正确性。
4. 参考报告: 阅读实验报告，了解实验的设计思路、实现细节及结果分析，作为学习和参考的资料。

贡献

欢迎对本仓库进行贡献，包括但不限于代码优化、错误修正、文档完善等。请通过提交Issue或Pull Request的方式参与贡献。

许可证

本仓库的资源文件遵循开源许可证，具体许可证信息请查看LICENSE文件。

联系

如有任何问题或建议，请通过Issue或邮件联系仓库维护者。

---

希望本资源能够帮助你更好地理解和掌握计算机组成与结构基础实验的相关知识！