Yosys在iCE40 DSP综合中的断言失败问题分析

问题背景

Yosys是一款流行的开源硬件综合工具，广泛用于FPGA设计流程。在使用Yosys针对Lattice iCE40 FPGA进行综合时，当设计中包含特定位宽的乘法运算并启用DSP资源优化选项(-dsp)时，工具会在ice40_dsp过程中触发断言失败错误。

问题现象

用户在使用Yosys 0.49+1版本对iCE40 FPGA进行综合时，遇到以下错误信息：

ERROR: Assert `nusers(O.extract_end(i)) <= 1' failed in ./passes/pmgen/ice40_dsp_pm.h:388.

该错误出现在设计中使用较大位宽(如40位)的乘法运算时，而当使用较小位宽(如38位)时则能正常通过综合。

问题复现

通过简化用户提供的设计，可以稳定复现该问题。以下是一个最小复现代码示例：

module main (
    input  clki,
    output reg user_2
);

  localparam N = 34;  // 特定位宽会触发问题
  reg [N-1:0] reg1;
  reg [N-1:0] reg2;

  always @(posedge clki) begin
    user_2 <= ^(reg1 * reg2);
  end

endmodule

技术分析

根本原因

该问题源于Yosys的ice40_dsp优化过程中对SB_MAC16 DSP原语的使用分析。当处理特定位宽的乘法运算时：

1. 工具尝试将乘法运算映射到iCE40的DSP块(SB_MAC16)
2. 对于某些中间位(特别是较高位)，工具检测到这些位被多个用户使用
3. 当前的断言检查要求每个位最多只能有一个用户，当发现某些位(如bit16和bit17)有多个用户时，触发断言失败

位使用情况分析

在问题案例中，DSP输出位的使用情况如下：

• bit 0-1: 2个用户
• bit 2-15: 1个用户
• bit 16-17: 2个用户(触发问题)
• bit 18-31: 1个用户

这种使用模式超出了当前ice40_dsp过程的预期，导致断言失败。

解决方案

临时解决方案

1. 调整乘法运算的位宽，避开触发问题的特定位宽
2. 暂时禁用DSP优化选项(-dsp)，虽然这会牺牲性能但可以继续设计流程

长期解决方案

该问题已被确认为Yosys的一个bug，需要修改ice40_dsp过程中的位用户检查逻辑。可能的修复方向包括：

1. 放宽断言条件，允许某些位有多个用户
2. 改进DSP资源分配算法，避免产生多用户位
3. 添加对特殊情况的处理逻辑

结论

这个问题展示了在硬件综合工具中，特定设计模式可能触发工具内部假设不成立的情况。对于使用iCE40 DSP资源的开发者，建议：

1. 注意乘法运算的位宽选择
2. 关注Yosys的更新，该问题有望在未来版本中得到修复
3. 在遇到类似问题时，可以尝试简化设计或调整综合选项

硬件设计工具链的复杂性意味着这类边界情况难以完全避免，但通过问题报告和修复，工具会变得越来越健壮。