IEEE 1364-1995 Verilog HDL语言标准
2026-02-01 05:02:44作者:苗圣禹Peter
此资源文件为IEEE 1364-1995标准,即1995年发布的Verilog HDL(硬件描述语言)语言标准。Verilog HDL是一种用于数字电路设计的硬件描述语言,广泛应用于电子设计自动化领域。
标准概述
IEEE 1364-1995标准是基于Verilog(R)硬件描述语言制定的,旨在为电子设计人员提供一种统一的硬件描述语言。该标准详细规定了Verilog HDL的语法、语义及编程模型,使得设计人员可以更加高效地进行数字电路设计。
标准状态
需要注意的是,IEEE 1364-1995标准目前的状态为Superseded(已取代),意味着该标准已被后续版本IEEE 1364-2001所取代。尽管如此,IEEE 1364-1995标准在电子设计领域仍具有一定的参考价值。
文件内容
本资源文件包含了IEEE 1364-1995标准的全文,适用于对Verilog HDL语言感兴趣的读者学习和研究。希望这份资料能为您在数字电路设计领域的学习和工作中带来帮助。
登录后查看全文
热门项目推荐
相关项目推荐
GLM-5智谱 AI 正式发布 GLM-5,旨在应对复杂系统工程和长时域智能体任务。Jinja00
GLM-5.1GLM-5.1是智谱迄今最智能的旗舰模型,也是目前全球最强的开源模型。GLM-5.1大大提高了代码能力,在完成长程任务方面提升尤为显著。和此前分钟级交互的模型不同,它能够在一次任务中独立、持续工作超过8小时,期间自主规划、执行、自我进化,最终交付完整的工程级成果。Jinja00
LongCat-AudioDiT-1BLongCat-AudioDiT 是一款基于扩散模型的文本转语音(TTS)模型,代表了当前该领域的最高水平(SOTA),它直接在波形潜空间中进行操作。00- QQwen3.5-397B-A17BQwen3.5 实现了重大飞跃,整合了多模态学习、架构效率、强化学习规模以及全球可访问性等方面的突破性进展,旨在为开发者和企业赋予前所未有的能力与效率。Jinja00
HY-Embodied-0.5这是一套专为现实世界具身智能打造的基础模型。该系列模型采用创新的混合Transformer(Mixture-of-Transformers, MoT) 架构,通过潜在令牌实现模态特异性计算,显著提升了细粒度感知能力。Jinja00
FreeSql功能强大的对象关系映射(O/RM)组件,支持 .NET Core 2.1+、.NET Framework 4.0+、Xamarin 以及 AOT。C#00
项目优选
收起
OpenHarmony documentation | OpenHarmony开发者文档
Dockerfile
655
4.26 K
deepin linux kernel
C
27
14
Ascend Extension for PyTorch
Python
499
606
openEuler内核是openEuler操作系统的核心,既是系统性能与稳定性的基石,也是连接处理器、设备与服务的桥梁。
C
390
284
🎉 (RuoYi)官方仓库 基于SpringBoot,Spring Security,JWT,Vue3 & Vite、Element Plus 的前后端分离权限管理系统
Vue
1.53 K
889
本项目是CANN提供的数学类基础计算算子库,实现网络在NPU上加速计算。
C++
939
860
旨在打造算法先进、性能卓越、高效敏捷、安全可靠的密码套件,通过轻量级、可剪裁的软件技术架构满足各行业不同场景的多样化要求,让密码技术应用更简单,同时探索后量子等先进算法创新实践,构建密码前沿技术底座!
C
1.07 K
557
暂无简介
Dart
902
217
华为昇腾面向大规模分布式训练的多模态大模型套件,支撑多模态生成、多模态理解。
Python
132
207
AscendNPU-IR是基于MLIR(Multi-Level Intermediate Representation)构建的,面向昇腾亲和算子编译时使用的中间表示,提供昇腾完备表达能力,通过编译优化提升昇腾AI处理器计算效率,支持通过生态框架使能昇腾AI处理器与深度调优
C++
123
195