tinyRiscv 工程源码

本项目提供了一个采用Verilog语言编写的单核32位小型RISC-V处理器核（tinyriscv）。该设计旨在对标ARM Cortex-M3系列处理器，适用于希望学习和研究RISC-V架构及其应用的开发者和学者。

项目特点

• 单核32位处理器：符合RISC-V标准，32位数据处理能力。
• Verilog语言编写：易于理解和修改的硬件描述语言。
• 对标ARM Cortex-M3：设计目标与ARM Cortex-M3系列处理器性能相当。

注意事项

• 本项目源码仅供参考和学习使用。
• 请确保在使用和修改源码时，遵守相关的版权和法律条款。

欢迎有兴趣的爱好者下载使用，共同推动RISC-V架构的发展。