NEORV32项目在Tang Nano 20K开发板上的移植经验

硬件平台与工具链选择

Tang Nano 20K是一款基于Gowin FPGA的小型开发板，具有USB-C接口集成JTAG、UART和SPI功能，配备丰富的外设资源。在移植NEORV32 RISC-V处理器到该平台时，选择了xpack-riscv-none-elf-gcc-14.2.0-3工具链进行开发。

基础配置实现

初始配置基于NEORV32的测试设置模板，主要参数包括：

• 100MHz时钟频率
• 内部引导加载程序启动模式
• 启用JTAG调试接口
• 支持RV32IMC指令集
• 8KB指令存储器(IMEM)
• 1KB数据存储器(DMEM)
• 启用GPIO、MTIME定时器、UART0、SPI等外设

遇到的典型问题与解决方案

存储器访问异常问题

在运行重新编译的引导程序或示例应用时，系统出现存储器访问错误。错误信息显示处理器试图访问0x80000400地址，这超出了配置的1KB DMEM范围。

根本原因：应用程序编译时使用的存储器布局与硬件配置不匹配。默认链接脚本假设了更大的存储器空间。

解决方案：通过以下两种方式之一解决：

1. 修改应用程序Makefile中的存储器大小定义
2. 在编译时直接指定参数：

make USER_FLAGS+="-Wl,--defsym,__neorv32_rom_size=8k -Wl,--defsym,__neorv32_ram_size=1k" clean_all exe

存储器大小优化

虽然1KB DMEM理论上足够运行简单示例，但在实际测试中发现8KB配置更为稳妥。由于FPGA的块RAM资源通常以较大单元分配，适当增加存储器大小不会显著增加硬件资源消耗。

引导程序体积问题

重新编译引导程序时发现体积从4072字节增加到5420字节，经排查发现是由于修改了UART波特率定义导致的。这提醒开发者在修改配置参数后需要执行完整的清理和重建过程。

开发经验总结

1. 存储器配置一致性：硬件描述文件中的存储器大小必须与应用程序编译时的链接脚本设置保持一致。

2. 工具链兼容性：xpack工具链与NEORV32兼容性良好，但需要注意编译参数的正确设置。

3. FPGA资源利用：在Gowin FPGA上，需要注意块RAM资源的有效利用，必要时可手动分割大容量存储器。

4. 开发效率：相比商业工具链，开源工具链的编译速度显著提升，从代码修改到比特流生成仅需约7分钟。

未来扩展方向

该平台为NEORV32提供了良好的开发环境，后续可探索：

• 利用FPGA JTAG接口实现NEORV32的片上调试功能
• 充分发挥板载SDRAM的潜力
• 开发更复杂的外设驱动和应用

通过合理配置和优化，Tang Nano 20K可以成为NEORV32处理器的经济高效的开发平台，特别适合教育和小型项目开发场景。