CIRCT项目firtool-1.105.0版本发布：硬件设计编译器新特性解析

CIRCT（Circuit IR Compilers and Tools）是一个开源的硬件设计编译器和工具链项目，旨在为芯片设计提供现代化的编译器基础设施。该项目基于MLIR框架构建，支持从高级硬件描述语言到低层次实现的完整编译流程。最新发布的firtool-1.105.0版本带来了多项重要改进和新功能，特别是在寄存器传输级生成、Moore语言转换核心功能以及ESI运行时系统等方面有显著增强。

寄存器传输级生成(RTG)功能增强

本次更新在寄存器传输级生成方面进行了多项改进。首先引入了新的通道传递机制，为硬件设计提供了更灵活的流水线控制能力。开发团队还增加了标签可见性API，使得设计中的信号跟踪和调试更加便捷。

在测试支持方面，新版本为RTGTest添加了整数寄存器类型API，并完成了RV32I指令集架构所需的所有操作支持。这些改进使得基于RISC-V架构的硬件设计验证更加完备。

值得注意的是，该版本还引入了序列操作和序列类型的自定义解析器/打印机，为硬件验证场景中的随机测试序列生成提供了更好的支持。新增的序列随机化操作和范围随机数生成操作，进一步丰富了验证环境的构建能力。

Moore语言到核心功能的转换优化

Moore语言作为硬件描述语言的一种，其到核心功能的转换过程在本版本中得到了多项优化。转换器现在能够正确处理SCF操作在llhd.process内部的转换，提高了代码生成的可靠性。

在事件处理方面，当所有检测均为AnyChange类型时，转换器会智能地跳过不必要的事件检查等待，优化了生成的硬件逻辑。对于数组越界访问问题，moore.extract操作现在能够进行更安全的处理，增强了编译过程的健壮性。

特别值得关注的是新增的嵌套moore.conditional支持，这使得复杂条件逻辑的表达和转换更加自然和高效。同时，转换器现在会直接分支到恢复块而非等待块，优化了控制流的生成效率。

ESI运行时系统改进

嵌入式系统互连(ESI)运行时系统在本版本中获得了显著增强。最突出的改进是引入了可插拔的通道引擎机制，使得不同通信协议和传输方式的集成更加灵活。基于服务的实现现在可以通过可选择的引擎来完成，为异构系统设计提供了更好的支持。

运行时系统现在会延迟抛出未知引擎错误，并生成引擎记录，这些改进使得错误处理和调试更加友好。这些变化为构建复杂的片上网络和系统级互连提供了更强大的基础设施。

FIRRTL语言支持增强

FIRRTL作为硬件设计语言，在本版本中获得了多项新特性。新增的require和ensure内置函数为设计规范验证提供了直接支持。合约声明功能的引入使得设计约束的表达更加清晰和系统化。

在属性处理方面，现在禁止从属性端口进行读取操作，增强了类型安全性。FART（FIRRTL分析注册表工具）现在允许模块同时存在于多个域中，为复杂设计分析提供了更大灵活性。视图内置函数新增了可选的yaml参数，增强了设计可视化的能力。

其他重要改进

组合逻辑到与或非图(AIG)的转换现在支持除法/取模操作，扩展了可处理的运算范围。Verilog导入功能增强了对带偏移量声明的变量的位切片处理，并新增了对实数数学函数的支持，提高了互操作性。

在死代码消除方面，IMDCE现在支持带有块的操作，增强了优化能力。LLHD模拟器测试被移除，反映了项目向更现代化测试框架的迁移。

总结

firtool-1.105.0版本的发布标志着CIRCT项目在硬件设计编译器领域的持续进步。从寄存器传输级生成的增强，到Moore语言转换的优化，再到ESI运行时系统的改进，这一版本为硬件设计人员提供了更强大、更灵活的工具链。特别是对验证环境和设计约束的加强支持，将显著提升硬件开发的生产力和可靠性。这些改进使得CIRCT在构建从高级硬件描述到底层实现的完整工具链方面又向前迈进了一步。